

Лекція 7. Пристрої комп'ютерної електроніки для перетворення та відображення інформації

7.1 Невагові перетворювачі кодів для відображення інформації

Операція зміни коду числа називається його перекодуванням. Інтегральні мікросхеми, які виконують ці операції, називаються перетворювачами коду (ПК). Перетворювачі коду бувають прості і складні. До простих відносяться перетворювачі, які виконують стандартні операції зміни коду чисел, наприклад, перетворень двійкового коду в десятковий або зворотну операцію. Складні перетворювачі коду виконують нестандартні перетворення коду і їх схеми доводиться розробляти кожен раз за допомогою алгебри логіки.

По своїй структурі перетворювачі коду являються дешифраторами, тільки вони перетворюють двійковий код в сигнали не лише на одному, але і на декількох виходах.

Перетворювачі коду можуть бути ваговими і не ваговими. Вагові ПК перетворюють інформацію з однієї системи числення в іншу. Основне призначення невагових – перетворення інформації для її подальшого відображення.

Інтегральні мікросхеми невагових перетворювачів коду випускаються лише для найбільш поширених операцій: перетворювачі двійкового коду в код управління сегментними індикаторами; перетворювачі двійкового або двійково-десятькового коду в код управління шкальними або матричними індикаторами.

Розглянемо перетворювач двійкового коду в код управління семисегментними світлодіодними індикаторами (рис. 7.1). На рисунку також приведені зображення цифр. Такий перетворювач повинен мати чотири входи, оскільки для кодування десяткових цифр від 0 до 9 вистачає чотири двійкових розряди, і сім виходів, поодиноці на кожен сегмент.

З таблиці істинності перетворювача коду (табл. 7.1) видно, що, наприклад, в цифрі 0 повинні світитися всі сегменти за винятком сегменту g, в цифрі 1 світяться лише два сегменти b і c і т. д.

Таблиця 7.1 – Таблиця істинності перетворювача двійкового коду в код управління семисегментними світлодіодними індикаторами

DEC цифра	Входи				Виходи						
	A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
10	X	X	X	X	X	X	X	X	X	X	X
11	X	X	X	X	X	X	X	X	X	X	X
12	X	X	X	X	X	X	X	X	X	X	X
13	X	X	X	X	X	X	X	X	X	X	X
14	X	X	X	X	X	X	X	X	X	X	X
15	X	X	X	X	X	X	X	X	X	X	X





Рисунок 7.1 - Перетворювач двійкового коду в код управління семисегментними світлодіодними індикаторами

Вагові коефіцієнти двійкових розрядів дорівнюють $(8421)_2$. Нулі про-
ставлені для тих цифр, в яких сегмент не світиться.

У зв'язку з тим що індикатор може відобразити лише цифри від 0 до 9,
в логічному наборі для чотирьох змінних - для цифр від 10 до 15 - стани ви-
хідних сигналів є неактивованими. Тому, при мінімізації функцій виходів, їх
можна до визначити (вважати що позначка \times – логічна "1"), що спрощує схе-
му перетворювача коду.

Вихідна функція для сегменту a:


$$F_a = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D + \overline{A}BC\overline{D} + \overline{A}BCD + A\overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}D$$



Після спрощення отримаємо: $F_a = A + C + BD + \overline{B}\overline{D}$.

Вихідна функція для сегменту b:

$$F_b = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D + \overline{A}BC\overline{D} + \overline{A}BCD + A\overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}D$$



Після спрощення отримаємо: $F_b = \overline{B} + CD + \overline{C}\overline{D}$.

Аналогічно отримуємо функції для наступних виходів:

$$F_c = \overline{C} + B + D; F_d = A + \overline{C}\overline{D} + \overline{B}C + \overline{B}\overline{D} + B\overline{C}D; F_e = \overline{C}\overline{D} + \overline{B}\overline{D};$$

$$F_f = A + \overline{B}C + \overline{B}\overline{D} + \overline{C}\overline{D}; F_g = A + \overline{B}C + \overline{C}\overline{D} + \overline{B}C.$$

Реалізація схеми на елементах елементарної логіки представлена на ри-
сунку 7.2.




Рисунок 7.2 – Схема перетворювача двійкового коду в код управління семисегментними світлодіодними індикаторами

Проведемо моделювання перетворювача двійкового коду в код управління семисегментними світлодіодними індикаторами в програмному забезпеченні Electronics Workbench (рис. 7.3).




Рисунок 7.3 - Моделювання перетворювача двійкового коду в код управління семисегментними світлодіодними індикаторами

Схема електрична принципова перетворювача двійкового коду в код управління семисегментними світлодіодними індикаторами може бути виконана на мікросхемах К555ИД18 (7447РС). Мікросхема являє собою перетворювач логічних сигналів з двійкового коду 8-4-2-1 в код семисегментного індикатора з загальним анодом (рис. 7.4).




Рисунок 7.4 – Схема перетворення двійкового коду 8-4-2-1 в код семисегментного індикатора на мікросхемі К555ИД18

Аналіз функціонування перетворювача в програмному забезпеченні Electronics Workbench (рис. 7.5). Так-як мікросхема має виходи з відкритим колектором (активний нуль), а семисегментний індикатор в програмному забезпеченні EWB з загальним катодом, в схемі необхідно використати інвертори.




Рисунок 7.5 - Аналіз функціонування перетворювача в програмному забезпеченні Electronics Workbench

7.2 Відображення інформації у двійково-десятьковому еквіваленті

Максимальне сумарне число PS4S3S2S1, яке може бути відображене на двох індикаторах, у десятичному еквіваленті 31, у двійковому еквіваленті $(11111)_2$. У наборах елементних баз ТТЛШ логіки відсутні перетворювачі п'ятирозрядного коду в код семисегментних індикаторів. Для спрощення схемотехніки пристрою відображення інформації необхідно її представити у двійково-десятьковому коді (число 30 у десятичному еквіваленті, буде представлено у двійково-десятьковому еквіваленті як $(0011\ 0000)_2$, що надасть можливість використовувати перетворювачі чотирьохрозрядних кодів A4A3A2A1 та B4B3B2B1 у коди семисегментних індикаторів.

1) Складемо таблицю функціонування пристрою відображення інформації (табл. 7.2), яка описує алгоритм функціонування перетворювача п'ятирозрядного двійкового коду 16-8-4-2-1 у двійково-десятьковий код N4N3N2N1 R4R3R2R1 (0-0-20-30 8-4-2-1) з подальшим перетворенням у коди двох семисегментних індикаторів (рис. 7.6).




Рисунок 7.6 – Семисегментні індикатори для представлення отриманої інформації


2) З таблиці виводимо математичну модель перетворювача двійкового коду 16-8-4-2-1 у двійково-десятьковий код.

$$R1 = S1.$$

Таблиця 7.2 - Таблиця функціонування перетворювача двійкового коду чисел в код семисегментних індикаторів


№	P	S4	S3	S2	S1	N4	N3	N2	N1	R4	R3	R2	R1	a'	b'	c'	d'	e'	f'	g'	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	0	1	1	1	1	1	1	0
1	0	0	0	0	1	0	0	0	0	0	0	0	1	1	1	1	1	1	1	0	0	1	1	0	0	0	0
2	0	0	0	1	0	0	0	0	0	0	0	1	0	1	1	1	1	1	1	0	1	1	0	1	1	0	1
3	0	0	0	1	1	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	0	0	1
4	0	0	1	0	0	0	0	0	0	0	1	0	0	1	1	1	1	1	1	0	0	1	1	0	0	1	1
5	0	0	1	0	1	0	0	0	0	0	1	0	1	1	1	1	1	1	1	0	1	0	1	1	0	1	1
6	0	0	1	1	0	0	0	0	0	0	1	1	0	1	1	1	1	1	1	0	1	0	1	1	1	1	1
7	0	0	1	1	1	0	0	0	0	0	1	1	1	1	1	1	1	1	1	0	1	1	1	0	0	0	0
8	0	1	0	0	0	0	0	0	0	1	0	0	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1
9	0	1	0	0	1	0	0	0	0	1	0	0	1	1	1	1	1	1	1	0	1	1	1	1	0	1	1
10	0	1	0	1	0	0	0	0	1	0	0	0	0	0	1	1	0	0	0	0	1	1	1	1	1	1	0
11	0	1	0	1	1	0	0	0	1	0	0	0	1	0	1	1	0	0	0	0	0	1	1	0	0	0	0
12	0	1	1	0	0	0	0	0	1	0	0	1	0	0	1	1	0	0	0	0	1	1	0	1	1	0	1
13	0	1	1	0	1	0	0	0	1	0	0	1	1	0	1	1	0	0	0	0	1	1	1	1	0	0	1
14	0	1	1	1	0	0	0	0	1	0	1	0	0	0	1	1	0	0	0	0	0	1	1	0	0	1	1
15	0	1	1	1	1	0	0	0	1	0	1	0	1	0	1	1	0	0	0	0	1	0	1	1	0	1	1
16	1	0	0	0	0	0	0	0	1	0	1	1	0	0	1	1	0	0	0	0	1	0	1	1	1	1	1
17	1	0	0	0	1	0	0	0	1	0	1	1	1	0	1	1	0	0	0	0	1	1	1	0	0	0	0
18	1	0	0	1	0	0	0	0	1	1	0	0	0	0	1	1	0	0	0	0	1	1	1	1	1	1	1
19	1	0	0	1	1	0	0	0	1	1	0	0	1	0	1	1	0	0	0	0	1	1	1	1	0	1	1
20	1	0	1	0	0	0	0	1	0	0	0	0	0	1	1	0	1	1	0	1	1	1	1	1	1	1	0
21	1	0	1	0	1	0	0	1	0	0	0	0	1	1	1	0	1	1	0	1	0	1	1	0	0	0	0
22	1	0	1	1	0	0	0	1	0	0	0	1	0	1	1	0	1	1	0	1	1	1	0	1	1	0	1
23	1	0	1	1	1	0	0	1	0	0	0	1	1	1	1	0	1	1	0	1	1	1	1	1	0	0	1
24	1	1	0	0	0	0	0	1	0	0	1	0	0	1	1	0	1	1	0	1	0	1	1	0	0	1	1
25	1	1	0	0	1	0	0	1	0	0	1	0	1	1	1	0	1	1	0	1	1	0	1	1	0	1	1
26	1	1	0	1	0	0	0	1	0	0	1	1	0	1	1	0	1	1	0	1	1	0	1	1	1	1	1
27	1	1	0	1	1	0	0	0	1	0	0	1	1	1	1	0	1	1	0	1	1	1	1	1	0	0	0
28	1	1	1	0	0	0	0	1	0	1	0	0	0	1	1	0	1	1	0	1	1	1	1	1	1	1	1
29	1	1	1	0	1	0	0	1	0	1	0	0	1	1	1	0	1	1	0	1	1	1	1	1	0	1	1
30	1	1	1	1	0	0	0	1	1	0	0	0	0	1	1	1	1	0	0	1	1	1	1	1	1	1	0
31	1	1	1	1	1	0	0	1	1	0	0	0	1	1	1	1	1	0	0	1	0	1	1	0	0	0	0

$$R2 = \overline{P}\overline{S4}\overline{S3}\overline{S2}\overline{S1} + \overline{P}\overline{S4}\overline{S3}\overline{S2}S1 + \overline{P}\overline{S4}\overline{S3}S2\overline{S1} + \overline{P}\overline{S4}\overline{S3}S2S1 + \overline{P}S4\overline{S3}\overline{S2}\overline{S1} + \\ + \overline{P}S4\overline{S3}\overline{S2}S1 + \overline{P}S4\overline{S3}S2\overline{S1} + \overline{P}S4\overline{S3}S2S1 + \overline{P}S4S3\overline{S2}\overline{S1} + \overline{P}S4S3\overline{S2}S1 + \\ + \overline{P}S4S3S2\overline{S1} + \overline{P}S4S3S2S1$$




$$R2 = \overline{P}\overline{S4}S2 + \overline{S4}S3S2 + \overline{P}\overline{S4}S3\overline{S2} + \overline{P}\overline{S4}S3S2 + \overline{P}S4\overline{S3}\overline{S2}.$$

$$R3 = \overline{P}\overline{S4}\overline{S3}\overline{S2}\overline{S1} + \overline{P}\overline{S4}\overline{S3}\overline{S2}S1 + \overline{P}\overline{S4}\overline{S3}S2\overline{S1} + \overline{P}\overline{S4}\overline{S3}S2S1 + \overline{P}S4\overline{S3}\overline{S2}\overline{S1} + \\ + \overline{P}S4\overline{S3}\overline{S2}S1 + \overline{P}S4\overline{S3}S2\overline{S1} + \overline{P}S4\overline{S3}S2S1 + \overline{P}S4S3\overline{S2}\overline{S1} + \overline{P}S4S3\overline{S2}S1 + \\ + \overline{P}S4S3S2\overline{S1} + \overline{P}S4S3S2S1$$




$$R3 = \overline{P}\overline{S4}S3 + PS4\overline{S3} + S4\overline{S3}S2 + \overline{P}S4\overline{S3}S2$$

$$R4 = \overline{P}S4\overline{S3}\overline{S2}\overline{S1} + \overline{P}S4\overline{S3}\overline{S2}S1 + \overline{P}S4\overline{S3}S2\overline{S1} + \overline{P}S4\overline{S3}S2S1 + PS4\overline{S3}\overline{S2}\overline{S1} + PS4\overline{S3}\overline{S2}S1$$




$$R4 = \overline{P}S4\overline{S3}\overline{S2} + PS4\overline{S3}\overline{S2} + \overline{P}S4\overline{S3}S2$$

$$N1 = \overline{P}S4\overline{S3}\overline{S2}\overline{S1} + \overline{P}S4\overline{S3}\overline{S2}S1 + \overline{P}S4\overline{S3}S2\overline{S1} + \overline{P}S4\overline{S3}S2S1 + \overline{P}S4S3\overline{S2}\overline{S1} + \overline{P}S4S3\overline{S2}S1 + PS4\overline{S3}\overline{S2}\overline{S1} + PS4\overline{S3}\overline{S2}S1 + PS4\overline{S3}S2\overline{S1} + PS4\overline{S3}S2S1 + PS4S3\overline{S2}\overline{S1} + PS4S3\overline{S2}S1$$



$$N1 = \overline{P}S4S3 + \overline{P}S4S2 + S4S3S2 + \overline{P}S4\overline{S3}$$

$$N2 = \overline{P}S4\overline{S3}\overline{S2}\overline{S1} + \overline{P}S4\overline{S3}\overline{S2}S1 + \overline{P}S4\overline{S3}S2\overline{S1} + \overline{P}S4\overline{S3}S2S1 + PS4\overline{S3}\overline{S2}\overline{S1} + PS4\overline{S3}\overline{S2}S1 + PS4\overline{S3}S2\overline{S1} + PS4\overline{S3}S2S1 + PS4S3\overline{S2}\overline{S1} + PS4S3\overline{S2}S1 + PS4S3S2\overline{S1} + PS4S3S2S1$$



$$N2 = PS4 + PS3$$

3) Проведемо моделювання перетворювача двійкового коду у двійково-десятковий в програмному забезпеченні Electronics Workbench (рис. 7.7).




Рисунок 7.7 - Моделювання перетворювача двійкового коду у двійково-десятковий

4) Схема перетворювача може бути реалізована на мікросхемі ТТЛ логіки К555ПР7 (аналог 74185) – перетворювача двійкового коду у двійково-десятковий (рис. 7.8).




Рисунок 7.8 – Перетворювач двійкового коду у двійково-десятковий на мікросхемі К555ПР7

5) Схема електрична принципова перетворювача двійково-десятькового коду чисел в код семисегментних індикаторів у програмному забезпеченні sPlan 5.0 може бути виконана на мікросхемах К555ИД18 (7447РС). Мікросхема являє собою перетворювач логічних сигналів з двійкового коду 8-4-2-1 в код семисегментного індикатора з загальним анодом рис. 2.40). Призначення виводів представлено в таблиці 2.10.




Рисунок 2.40 – Мікросхема 7447 і схема перетворення двійкового коду 8-4-2-1 в код семисегментного індикатора на мікросхемі К555ИД18

Таблиця 2.10 – Призначення виводів мікросхеми 7448РС

№ вивода	Призначення
1	Вхід з вісовим значенням розряду (2)
2	Вхід з вісовим значенням розряду (4)
3	Вхід контролю індикатора (LT)
4	Вихід сигналу схеми послідовного погашення (BI/RBO)
5	Вхід сигналу схеми послідовного погашення (RBI)
6	Вхід з вісовим значенням розряду (8)
7	Вхід з вісовим значенням розряду (1)
8	Загальний (Gnd)
9	Вихід сегменту (e)
10	Вихід сегменту (d)
11	Вихід сегменту (c)
12	Вихід сегменту (b)
13	Вихід сегменту (a)
14	Вихід сегменту (g)
15	Вихід сегменту (f)
16	Напруга живлення (+Vcc)

6) Проведемо аналіз функціонування перетворювача в програмному забезпеченні Electronics Workbench (рис. 2.41). Так-як мікросхема має виходи з відкритим колектором (активний нуль), а семисегментний індикатор в програмному забезпеченні EWB з загальним катодом, в схемі необхідно використати інвертори.




Рисунок 2.41 - Аналіз функціонування перетворювача двійкового коду 8-4-2-1 в код семисегментного індикатора

7) Для відображення інформації отриманого двійково-десятькового коду необхідно включити в схему два світлодіодних індикатора. Проведемо моделювання перетворювача двійкового коду PS4S3S2S1 (16-8-4-2-1) отриманого з суматора у двійково-десятьковий (0-0-20-10 8-4-2-1) з подальшим перетворенням в коди семисегментних індикаторів (рис. 2.42). У аналітичній схемі використаємо Coder, який імітує роботу мікросхеми K155ПР7 і два логічних вузла Invertor, для забезпечення роботи індикаторів.

8) Схема електрична принципова пристрою відображення інформації отриманої з суматора на світлодіодних індикаторах у програмному забезпеченні sPlan 5.0 представлена на рисунку 4.43.




Рисунок 2.42 - Моделювання схеми перетворювача п'ятирозрядного двійкового коду 16-8-4-2-1 у коди двох семисегментних індикаторів




Рисунок 4.43 – Схема електрична принципова пристрою відображення інформації